三星电子表示,李副会长当日前往京畿道华城工厂的半导体研究所,听取了关于3纳米(1纳米等于10亿分之1米)工艺技术的报告,并与半导体部门社长团讨论了新一代半导体战略。
当日李副会长听取汇报的3纳米级半导体工艺计划首先应用到三星的晶圆代工(foundry)工程之中。三星计划明年下半年在全球最早实现3纳米级芯片的批量生产。
三星电子计划利用极紫外光刻(EUV)工艺,提高公司在7纳米以下精细工程市场的份额。
三星电子将在最新的3纳米工程中使用不同于其他工程的新一代工艺“GAA”。三星电子负责半导体产业的设DS部门表示,基于GAA工艺的3纳米芯片面积可以比最近完成开发的5纳米产品缩小35%以上,耗电量减少50%,性能(处理速度)可提高30%左右。
版权归 © 韩国最大的传媒机构《中央日报》中文网所有,未经协议授权, 禁止随意转载、复制和散布使用